



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **10105413 A**(43) Date of publication of application: **24 . 04 . 98**

(51) Int. Cl.


G06F 9/46
G06F 9/46
G06F 13/24

(21) Application number: **08262140**(71) Applicant: **NEC COMMUN SYST LTD**(22) Date of filing: **02 . 10 . 96**(72) Inventor: **OTSUKA KAZUYOSHI****(54) INTERRUPTION PROCESSING SYSTEM****(57) Abstract:**

PROBLEM TO BE SOLVED: To provide an interruption processing system whereby the facility of system construction and high speed conversion by reducing an overhead time are attained.

SOLUTION: External device initialization setting processing programs 6, 6a and 6b register start destination addresses 14, 14a, 14b and interruption classes 16, 16a, 16b in interruption circuits 8, 8a and 8b provided in external devices 5, 5a and 5b. The interruption circuits 8, 8a and 8b transfer the start destination addresses 14, 14a, 14b and the interruption classes 16, 16a, 16b to an interruption control circuit 9 inside CPU 3 when an interruption main cause occurs. The interruption control circuit 9 starts interruption main cause processing programs 10, 10a and 10b in accordance with the transmitted start destination addresses 14, 14a and 14b.

COPYRIGHT: (C)1998,JPO



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-105413

(43) 公開日 平成10年(1998) 4月24日

(51) Int.Cl.⁶

G 0 6 F 9/46

13/24

識別記号

3 1 2

3 2 2

3 1 0

F I

G 0 6 F 9/46

13/24

3 1 2

3 2 2 G

3 1 0 C

審査請求 有 請求項の数 5 O L (全 6 頁)

(21) 出願番号

特願平8-262140

(22) 出願日

平成 8 年(1996)10月 2 日

(71) 出願人 000232254

日本電気通信システム株式会社

東京都港区三田 1 丁目 4 番28号

(72) 発明者 大塚 和克

東京都港区三田一丁目 4 番28号 日本電気

通信システム株式会社内


(74) 代理人 弁理士 京本 直樹 (外 2 名)

(54) 【発明の名称】 割込処理システム

(57) 【要約】

【課題】 システム構築の容易さとオーバーヘッド時間を小さくし高速化を図った割込処理システムを提供する。

【解決手段】 外部装置初期設定処理プログラム 6, 6 a, 6 b は外部装置 5, 5 a, 5 b が有する割込回路 8, 8 a, 8 b に、起動先アドレス 14, 14 a, 14 b および割込クラス 16, 16 a, 16 b を登録する。割込回路 8, 8 a, 8 b は割込要因が発生すると登録した起動先アドレス 14, 14 a, 14 b と割込クラス 16, 16 a, 16 b を CPU 3 内の割込制御回路 9 に転送する。割込制御回路 9 は送られてきた起動先アドレス 14, 14 a, 14 b にしたがって、割込要因処理プログラム 10, 10 a, 10 b を起動する。



【特許請求の範囲】

【請求項1】 複数の外部装置毎に、割込先アドレスおよび割込優先クラスを情報処理装置が有するソフトウェアの命令実行により、割込要因別に前記複数の外部装置に登録し、割込要因時に前記登録した割込先アドレスおよび割込優先クラスを前記外部装置自体が直接前記情報処理装置に転送し割込起動をかけることを特徴とした割込処理システム。

【請求項2】 複数の外部装置毎に割込先アドレスおよび割込優先クラスを、予め転送登録する情報処理装置と；割込要因発生時に前記登録した割込先アドレスおよび割込優先クラスを前記情報処理装置に送出する前記複数の外部装置と；を備えたことを特徴とする割込処理システム。

【請求項3】 前記情報処理装置が、前記割込先アドレスおよび割込優先クラスを割込要因別に転送する初期設定処理プログラムと、割込要因時に前記登録された割込先アドレスおよび割込優先クラスにしたがって割込要因処理を行なう割込処理プログラムとを格納した記憶部と；これら割込処理を実行制御する割込制御部と；を有することを特徴とする請求項2記載の割込処理システム。

【請求項4】 前記外部装置が、前記割込先アドレスおよび割込優先クラスを割込要因別に登録し、割込要因時にこれら登録した割込先アドレスおよび割込優先クラスを前記割込制御部に出力する割込管理部を有することを特徴とする請求項2記載の割込処理システム。

【請求項5】 前記割込制御部は、前記割込管理部が出力した前記割込優先クラスにもとづき実行中のプログラムを停止し、各々のレジスタ情報を退避エリアに退避させた後、前記割込管理部が出力する前記割込先アドレスを直接起動する割込制御回路を有することを特徴とする請求項3又は請求項4記載の割込処理システム。

【発明の詳細な説明】**【0001】**

【発明の属する技術分野】本発明は割込処理システムに関し、特に情報処理計算システムや交換システム上で、ハードウェアの割込回路に割込先アドレスおよび割込優先クラスを登録し、割込処理プログラムを起動する割込処理システムに関する。

【0002】

【従来の技術】最近の情報処理システムの高機能化・高処理化に伴い、割込処理機能については、様々な処理機能が要求されてきている。

【0003】ここで割込処理とは、プログラムの正常な処理を中断して、強制的に他の例外処理プログラムを実行させる機能を示す。

【0004】このような割込処理システムの一例として、特開平2-299030号公報記載の「割込み処理

方法」が知られている。

【0005】この公報によると、メモリ領域に予め割込処理を実行するための分岐データがハード的に用意されており、例えば、データ処理中に割込起動が起こると、データ登録部のデータが記憶手段のデータ待避領域に自動的に待避され、その後、分岐命令データ領域の分岐先番地によって、直接共有ルーチンデータ領域が指定されることになる。このため、共有ルーチンデータ領域を指定するためのベクタテーブルや処理ルーチンアドレステーブル等を参照するという処理が不要になると言う技術が記載されている。

【0006】図5は従来の割込処理システムを示すブロック図である。

【0007】図の左側にソフトウェアの機能ブロックを、右側にハードウェアの機能ブロックを示す。

【0008】従来の割込処理システムは、割込信号12を出力する外部装置5、5a、5bと、割込制御処理を行うCPU3と、このCPU3を含む割込制御回路9とから構成されている。

【0009】次に動作を説明する。

【0010】外部装置5は何らかの割込要因が発生すると、割込信号12をCPU3内の割込制御回路9に出力し、割込制御回路9を起動する。割込制御回路9は、割込信号12を受けて割込原因を記憶する。次に割込が禁止されているかどうかをチェックし、割込可能な場合は実行中のプログラムを停止し、各レジスタ情報を記憶装置（図示せず）に退避した後、割込制御回路9内の特定メモリ領域の固定番地に割り付けられた割込分析処理プログラム13もしくは特定メモリ領域内の割込分析処理プログラムアドレスにしたがって、無条件に割込分析処理プログラム13を起動する動作をハードウェアで実現している。

【0011】このハードウェアにより無条件に起動された割込分析処理プログラム13は、割込要因を読み出し分析し最適な割込要因処理プログラム10、10a、10bのいずれかを起動していた。なお、外部装置5a、5bの場合も上述の動作と同一なので説明を省略する。

【0012】

【発明が解決しようとする課題】上述した従来の割込処理システムは、割込分析処理プログラムが常に固定番地の割付けになっておりかつその固定番地はシステムにより異なっているので、システム構築時に固定番地を把握したシステム設計が必要なため専門的知識が要求されるという欠点を有している。

【0013】また、割込分析処理プログラムは固定番地割付けとなっているため、すべての割込要因が一つの割込分析処理プログラムで起動されることになるので、割込分析処理が複雑になるという欠点を有している。

【0014】本発明の目的は、特定のアドレスに割込分析処理プログラムを置くといった固定割付をなくし、専

10

20

30

40

50

門知識がなくてもシステム構築が容易にでき、かつ各々の割込に対応する割込処理アドレスを割込元ハードウェアに予め登録して割込分析処理プログラムをなくすことにより、オーバヘッド時間を小さくし高速化を図った割込処理システムを提供することにある。

【0015】

【課題を解決するための手段】本発明の割込処理システムは、複数の外部装置毎に、割込先アドレスおよび割込優先クラスを情報処理装置が有するソフトウェアの命令実行により、割込要因別に前記複数の外部装置に登録し、割込要因時に前記登録した割込先アドレスおよび割込優先クラスを前記外部装置自体が直接前記情報処理装置に転送し割込起動をかけることを特徴としている。

【0016】また、複数の外部装置毎に割込先アドレスおよび割込優先クラスを、予め転送登録する情報処理装置と；割込要因発生時に前記登録した割込先アドレスおよび割込優先クラスを前記情報処理装置に送出する前記複数の外部装置と；を備えたことを特徴としている。

【0017】前記情報処理装置が、前記割込先アドレスおよび割込優先クラスを割込要因別に転送する初期設定処理プログラムと、割込要因時に前記登録された割込先アドレスおよび割込優先クラスにしたがって割込要因処理を行なう割込処理プログラムとを格納した記憶部と；これら割込処理を実行制御する割込制御部と；を有することを特徴としている。

【0018】前記外部装置が、前記割込先アドレスおよび割込優先クラスを割込要因別に登録し、割込要因時にこれら登録した割込先アドレスおよび割込優先クラスを前記割込制御部に出力する割込管理部を有することを特徴としている。

【0019】なお、前記割込制御部は、前記割込管理部が出力した前記割込優先クラスにもとづき実行中のプログラムを停止し、各々のレジスタ情報を退避エリアに退避させた後、前記割込管理部が出力する前記割込先アドレスを直接起動する割込制御回路を有することを特徴としている。

【0020】

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。

【0021】図1は本発明の割込処理システムの一つの実施の形態を示すブロック図である。

【0022】図1に示す本実施の形態は、情報処理装置1と、フロッピーディスクやプリンタ等の入出力装置を示す外部装置5、5a、5bとから構成されている。情報処理装置1は制御処理を行なうCPU3と、ソフトウェアを格納する主記憶装置4とを有している。

【0023】図2は本実施の形態の全体動作を説明する図である。

【0024】図の左側にソフトウェアの機能ブロックを右側にハードウェアの機能ブロックを示す。なお、図2

において図1に示す構成要素に対応するものは同一の参照数字または符号を付し、その説明を省略する。

【0025】次に図1および図2を参照して本実施の形態の動作を詳細に説明する。

【0026】システム構築時に各々の外部装置5、5a、5bに対し、ソフトウェアの外部装置初期設定処理プログラム6、6a、6bにもとづき各々の外部装置5、5a、5bが有する割込回路8、8a、8bに、起動先アドレス14、14a、14bおよび割込クラス16、16a、16bを登録する。外部装置5、5a、5bは、割込要因が発生すると外部装置5、5a、5bの割込回路8、8a、8bに登録した起動先アドレス14、14a、14bと割込クラス16、16a、16bをCPU3内の割込制御回路9に転送する。CPU3内の割込制御回路9に送られてきた起動先アドレス14、14a、14bにしたがい、割込制御回路9はソフトウェアの割込要因処理プログラム10、10a、10bを起動する。図3は図1の起動アドレス登録処理を説明する図である。

【0027】図3の左側に主記憶装置4のソフトウェア処理を、右側に外部装置5の管理テーブルを示す。

【0028】なお、図3において図1に示す構成要素に対応するものは同一の参照数字または符号を付し、その説明を省略する。

【0029】システム構築時に、主記憶装置4上の外部装置初期設定処理プログラム6により、システムに收容されている外部装置5をリセットする（ステップ1：S1）。リセット終了後、命令を実行し、外部装置毎にすべての割込要因、起動先アドレス、割込クラスの登録要求を行なう起動情報17を出力し登録する（ステップ2：S2）。

【0030】外部装置5は起動情報17により、指定された割込要因、割込クラス、起動先アドレスを、外部装置5のメモリ上にある割込要因別起動先管理テーブル11に、割込要因毎に記憶する。主記憶装置4上の外部装置初期設定処理プログラム6は、上記の処理をシステムに用意された外部装置5の数だけ繰り返すことになる。

【0031】図4は割込発生時の動作を説明する図である。

【0032】なお、図4において図1、図2および図3に示す構成要素に対応するものは同一の参照数字または符号を付し、その説明を省略する。

【0033】図4を参照しながら、外部装置5に割込要因が発生すると、外部装置5は内蔵しているメモリ上の割込要因別起動先管理テーブル11を発生割込要因別に検索し、割込クラス16と起動先アドレス14とを求める。求められた割込クラス16と起動先アドレス14は、情報処理装置1が有する割込制御回路9に転送される。

【0034】情報処理装置1の割込制御回路9は、割込

10

20

30

40

50

要因を発生した外部装置5から転送されてきた割込クラス16と現在実行中の割込クラスとを比較し（ステップ31：S31）、外部装置5から転送されてきた割込クラス16が現在実行中の割込クラスより高いクラスの場合は、割込可能状態と判断し、現在実行している処理を停止する。停止直前において、使用していた各種のレジスタ情報は自動的に退避エリアに格納される（ステップ32：S32）。

【0035】次に、外部装置5から転送されてきた割込クラス16が現在実行中の割込クラスよりも低いクラスの場合は、割込不可状態と判断し割込可能状態になるまで割込処理を待ち合わせることになる（ステップ34：S34）。

【0036】ステップ32で停止直前の各レジスタ情報を退避エリアに格納した後、外部装置5から転送されてきた割込の起動先アドレス14を次の実行番地格納レジスタに格納し、割込の起動先アドレス14が示す要因処理プログラムに制御を渡す（ステップ33：S33）。

【0037】情報処理装置1の割込制御回路9により直接起動された主記憶装置4の割込要因処理プログラム10は、割込制御回路9で退避した各種レジスタ情報を読み出し、その内容をスタックエリアに格納する（ステップ35：S35）。この機能により上位クラスの割込による低クラスで停止した処理プログラムの各種レジスタ情報の紛失を防止している。その後、割込要因に対する割込処理を実行することになる（ステップ36：S36）。割込要因に対する割込処理（S36）が終了すると、本割込要因処理プログラム10の先頭で退避した各種レジスタ情報をスタックエリアから読み出し、中断時の各種レジスタ情報を各々のレジスタに設定する（ステップ37：S37）。レジスタ情報の設定後に、処理中断再開の命令を実行し割込要因発生で中断していた低クラスの処理を復帰させる（ステップ38：S38）。

【0038】すなわち、各種レジスタ群のレジスタ値を退避エリアに各レジスタ情報として格納する（①）。この退避エリア、すなわちスタックエリアに格納された各レジスタ情報（②）は、スタックエリアから読み出さ *

れ、再度各種レジスタ群にセットされることにより（③）、停止直前の状態に復帰することになる。

【0039】

【発明の効果】以上説明したように、本発明の割込処理システムは、システム構築時における初期設定プログラムにより割込要因処理起動アドレスを予め外部装置毎に自由に登録することができるので、ハードウェア条件によらずかつ専門知識がなくても容易にシステムが構築できるという効果を有している。

【0040】また、割込要因分析プログラムから最適処理を直接起動することができるので、割込処理におけるオーバーヘッド時間を短縮できるという効果を有している。

【図面の簡単な説明】

【図1】本発明の割込処理システムの一つの実施の形態を示すブロック図である。

【図2】本実施の形態の全体動作を説明する図である。

【図3】図1の起動アドレス登録処理を説明する図である。


【図4】割込発生時の動作を説明する図である。

【図5】従来の割込処理システムを示すブロック図である。


【符号の説明】

- 1 情報処理装置
- 3 CPU
- 4 主記憶装置
- 5, 5a, 5b 外部装置
- 6, 6a, 6b 外部装置初期設定処理プログラム
- 8, 8a, 8b 割込回路
- 9 割込制御回路
- 10, 10a, 10b 割込要因処理プログラム
- 11 割込要因別起動先管理テーブル
- 12 割込信号
- 13 割込分析処理プログラム
- 14, 14a, 14b 起動先アドレス
- 16, 16a, 16b 割込クラス
- 17 起動情報


【図1】



【図 3】



【图 5】



【図4】

